新闻
电源纹波测试 时钟测试 数据信号测试 DDR3 复位测试 CLK测试
2023-12-15 14:16  浏览:6
电源纹波测试 时钟测试 数据信号测试 DDR3 复位测试 CLK测试

速度用来表示内存的性能(MB/s),位宽是指内存总线的宽度(bit),频率当然就是指数据传输的频率,注意,这里说的是数据传输的频率,而不是内存的工作频率,在DDR时代,数据传输频率是内存工作频率的二倍。

  因此,提高性能有两种方式,增加内存总线的位宽或者是提高内存工作的频率。好的,让我们来看看内存如今的状态是怎么样。

  虽然内存发展出很多的类型,但是它们都是基于原始的DRAM单元,实际上,它是一个晶体管和一个电容的结合体,很简单但也很。有很多尝试希 望丢弃这种阵旧的以晶体管为基础的存储方式,出现了一些新的存储技术,如MRAM(Magnetoresistive RAM),FRAM (Ferroelectric RAM)等,但是它们都没有获得足够的成功。没有其它内存类型能够提供一个和DRAM相似的,结合了容量,价格和速度的解决方案。

  当然还有很多快速的基本单元结构,象静态内存(SRAM),它不象动态内存那样需要刷新(预充电),但是它的每个存储单元耗用了大量的晶体管,它太贵太大了,因此内存芯片不能够达到足够大的容量,还有一些廉价的解决方案,但是它们的性能无法用于PC的主内存系统。

  换句话说,基本的DRAM架构仍然是现代内存类型的基础,因此,所有的现代内存类型都继承了DRAM的优点和缺点:它需要刷新(预充电,不然随 着漏电,DRAM中的数据会消失),以及有操作频率的上限(这也是用电容充电来存储数据的弊病)。来谈谈的参数,你能够注意到时钟频率是很长时间以来 DRAM改变的地方。当PC的其它子系统变得越来越快时,只有经典的内存单元组织结构很难提高它的时钟频率。实际上,时钟频率的提升完全要归功于半导 体工艺的进步,DRAM的结构没对频率提升做出贡献。

  今天,只有那些特别挑选的内存存储阵列的工作频率能达到275MHz(如Hynix发布的DDR550),这些都是成本高昂的产品,无法达到大批量生产。需要注意的是内存存储阵列的频率是无法达到550MHz的,这里说的是内存的传输速度。

  因此,我们只剩下一条路,那就是增加内存总线的宽度,但是,这个方法受到了很多限制:今天,标准平台使用双通道128bit内存总线,它的设 计,布线已经比原来64位内存通道的主板复杂了很多,几乎很难在合理的成本下再提高内存总线位数。继续增加总线宽度,不但成本高昂,而且带来的电磁干扰会 造成极大的负面影响。

  看来,我们给自己制造了一个死锁,内存单元无法提高频率,内存总线位宽也不能轻易增加,我们该何去何从?

  DDR2内存就是解决方案

  SDRAM (Synchronous Dynamic Random-Access Memory)

  首先,让我们回忆一下已经被放弃的SDRAM的工作原理,实际上,它内部包括了许多存储单元阵列,以及输入/输出缓存和电源/刷新电路,一 个单元(电源/刷新电路)和我们下面的描述没有关系。它的三个子系统(存储单元阵列,输入/输出缓存)都以相同的频率工作,这就是它为什么称为同步内存的 原因。举例来说,一个100MHz,64位总线宽度的SDRAM,内存的数据通过I/O缓存然后到达内存控制器。这个内存模组就是我们所熟知的PC100 内存,它的带宽为800MB/s(100MHz×8 bytes或64 bits),每个时钟周期传输一次数据,它在时钟的上升沿传输数据。

  DDR (Double Data Rate SDRAM)

  DDR之所以叫这个名字,是因为它能够以相同频率SDRAM的两倍来传输数据,也就是说,每时钟周期传输两次数据,它在时钟信号的上升沿和下降 沿传输数据。但是加倍的数据从何而来,设计人员使用了一个小小的诡计:内存的存储单元工作在相同的时钟频率下,但是内部总线加宽,以这种方式推进内存模组 的速度。换句话说,从内部阵列到缓存之间的总线宽度是外部总线(buffer到控制器)的两倍,结果就使得缓存到控制器的数据传输率达到内部存储单元工作 频率的两倍。也就是说,存储单元使用一个很宽但较慢的总线,但是当数据传输到控制器时使用了一个较窄但是快速的总线。

  如果以实际的数字来衡量,SDRAM内部的存储阵列的总线是32位,工作频率为100MHz,缓存到外部控制器的总线也是32位,工作频率 100MHz。这里数据流没什么改变,内部和外部总线宽度与频率都没有变化,SDRAM模组通过同步读取两颗芯片达到64位的带宽。

  DDR的情况有所不同,内部的存储阵列通过一条64位,100MHz的总线连接I/O缓存(或者叫信号放大器),但是数据到内存控制器需要两次 通过32位的总线。换句话说,每时钟周期传输两次数据,分别通过时钟的上升沿和下降沿传输信号。结果就是,数据传输率是内部存储阵列频率的两倍。我们可以 描绘一个明显的场景:数据流慢慢通过宽的管道,然后进入一个狭窄的管道,但是流动的速度更快。DDR内存模组也是64位,模组上的两颗芯片同步读写。

3777678124.jpg

相关新闻
联系方式
公司:北京淼森波信息技术有限公司
姓名:邓经理(先生)
手机:18601085302
地区:直辖市-北京
地址:北京市海淀区永泰庄北路1号天地邻枫2号楼A座B101
18601085302 请卖家联系我