DP信号质量测试，信号完整性测试

源端、宿端/ 视频规范都会采用 Policy Maker，但在 DisplayPortLogiCORE 中，赛灵思对它们进行了差别实施。与源（发送）端的 Policy Maker 功能相比， 宿（ 接收） 端的Policy Maker 功能要简单得多。赛灵思LogiCORE 在 LogiCORE 内实施了大部分宿端 Policy Maker 功能。基于 RTL的宿端控制器可提供剩余部分的功能。由于源端 Policy Maker 的功能复杂得多，因而可采用源代码参考设计的方式提供。

　　让我们来深入了解源端Policy Maker，其使设计人员能够限度地提高功能灵活性与实施灵活性。范例设计包含内核的两个**组件示例：XAPP 使用 MicroBlaze 嵌入式系统实施 DisplayPort Source Policy Maker 控制系统参考设计；以及 DisplayPort 内核源端（发送）设计。赛灵思将内核的实施分成原子链路功能，分别称为主链路 （Main link）、二级通道 （Secondary Channel） 以及 AUX 通道协议。主链路可实现主视频流的交付。二级通道可在消隐期内将音频信息的交付集成到主链路中。赛灵思将在未来发布的内核中提供二级通道。同时，AUX 通道可为宿端通信通道建立专用源端（参见图 2）。

　　赛灵思为用户数据接口新增了线路缓存器，使用户能够在 FPGA（参见图 2、3 和 4）中便捷实施范例设计。图 3 中宿端的 Policy Maker 与 Device Controller 都是 CORE GeneratorTM 所提供宿端设计范例的组成部分。