DDR5上电时序测试,接口一致性,测试实验室


二、DDR 1&2&3总线的信号完整性测试
DDR总线PCB走线多，速度快，操作时序复杂，很容易出现失效问题，为此我们经常用示波器进行DDR总线的信号完整性测试和分析，通常的测试内容包括：
1，命令信号的波形和时序参数：需要测试/RAS，/CAS，/WE，/CS的信号品质，如Vmax（大电压值），Vmin（小电压值），Slew Rate（斜率），Ringback（回沟）等；还需要测试相对于时钟边沿的Setup Time（建立时间）和Hold Time（保持时间）。测试相对于时钟边沿的建立时间和保持时间时，需要注意参考电平的位置和差情况波形的捕获。如图3的/CS建立时间和保持时间的测试就没有测试出差的建立时间和保持时间值，为此，我们需要用眼图累积的方式设法找到差情况下的建立时间和保持时间。


------------------------------------