DDR眼图测试,抖动测试,Interposer测试,外包实验室


8位预取
8bit预取技术即是在I/O控制器发出请求信号之前，存储单元已经事先准备好了8bit的数据。为了实现这一原理，采用了并行转串行数据线的**，即将多个存储单元构成矩阵，将数据经由统一双型晶体管DQ总线发射。下图有助于说明。
工作原理就是8数据线并联，8个电容构成矩阵，同时传输8bit数据到I/O控制器上，然后由I/O控制器统一发射。相当于把8个二进制数打包成一个数据包。
DDR3一次从存储单元预取8-bit的数据，在I/O端口处上下沿触发传输，8-bit需要4个时钟周期完成，所以DDR3的I/O时钟频率是存储单元核心频率的4倍，由于是上下沿都在传输数据，所以实际有效的数据传输频率达到了核心频率的8倍。比如，核心频率为200MHz的DDR3-1600，其I/O时钟频率为800MHz，有效数据传输频率为1600MHz。


------------------------------------