新闻
DDR3信号完整性测试,DDR3电源完整性测试,DDR3时序测试,高速信号分析测试
2023-12-20 06:26  浏览:34
DDR3信号完整性测试,DDR3电源完整性测试,DDR3时序测试,高速信号分析测试DDR3信号完整性测试,DDR3电源完整性测试,DDR3时序测试,高速信号分析测试


  4.DDR3新增ZQ校准功能:ZQ也是一个新增的脚,在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集,通过片上校准引擎(On-Die Calibration Engine,ODCE)来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令后,将用相应的时钟周期(在加电与初始化之后用512个时钟周期,在退出自刷新操作后用256个时钟周期、在其他情况下用64个时钟周期)对导通电阻和ODT电阻进行重新校准。
  5.参考电压分成两个:在DDR3系统中,对于内存系统工作非常重要的参考电压信号VREF将分为两个信号,即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ,这将有效地提高系统数据总线的信噪等级。


------------------------------------
相关新闻
联系方式
公司:上海博达数据通信有限公司
姓名:周政(先生)
职位:经理
手机:13813288915
地区:直辖市-上海
地址:浦东新区居里路123号博达数据通信公司
QQ:516755698
微信:Candy20160629
拨打电话
微信咨询
请卖家联系我