DDRDQRD数据读测试,DQWR数据写测试,DQWR数据写测试,串行数据测试


channel > DIMM > rank > chip > bank > row/column
channel （对应多个DDR控制器）> DIMM（内存插槽） > rank（一次访问位宽决定，也成物理bank） > chip（1个chip大多是4bit/8bit/16bit等，组成一个rank，配合完成一次访问的位宽要求。这就是颗粒） > bank（颗粒里的logic-bank，DDR3一般对应8个bank存储体） > row/column
DDR页和行的概念理解
DDR logic bank的row就是行，对应行地址选中等。
DDR页的概念，是针对刷新或者访问来说的，举例，一个rank可能有4个chip组成，一个chip里可能有8个bank，每一个bank有N个行。页指的是一个rank里每个chip，所有bank的一个行地址；注意不是一行，是多行，行数是chip数目*bank数目。
所以，DDR页，可以讲为一个rank里每个chip的行地址
（ps：在一个rank里，每个chip的地址是相同的。因为多个chip组成一个总数据位宽。DDR接口的cs信号，虽然叫chip select，其实是rank（一组chip）的 select）。
DDR页的概念，后续会讲到页命中、页miss等，跟cache page原理一样。
SDRAM开始是时钟下降沿采样，数据传输速率和频率是1:1关系，即一个周期可传输1bit数据；


------------------------------------