GPIO信号完整性测试,时序测试,信号完整性,物理逻辑测试SI信号测试

GPIO信号完整性测试,时序测试,信号完整性,物理逻辑测试SI信号测试


三、GPIO内部结构
图中**右端 I/O 端口是STM32 芯片的引脚，其它部分都在 STM32 芯片内部。
(1)保护二**管
引脚内部加上这两个保护二级管可以防止引脚外部过高或过低的电压输入。
当引脚电压高于 VDD_FT 或 VDD 时，上方的二**管导通吸收这个高电压。
当引脚电压低于 VSS 时，下方的二**管导通，防止不正常电压引入芯片导致芯片烧毁。
(2)上下拉电阻


------------------------------------