fpga与cpld,有源输出测试,眼宽测试,物理层测试SI信号测试

fpga与cpld,有源输出测试,眼宽测试,物理层测试SI信号测试

发布商家
上海博达数据通信有限公司
联系人
周政(先生)
职位
经理
手机
13813288915
微信
Candy20160629
fpga与cpld,有源输出测试,眼宽测试,物理层测试SI信号测试


4. )3. OPEN-DRAIN提供了灵活的输出方式,但是也有其弱点,就是带来上升沿的延时。因为上升沿是通过外接上拉无源电阻对负载充电,所以当电阻选择小时延时就小,但功耗大;反之延时大功耗小。所以如果对延时有要求,则建议用下降沿输出。4. 可以将多个开漏输出的Pin,连接到一条线上。通过一只上拉电阻,在不增加任何器件的情况下,形成“与逻辑”关系。这也是I2C,SMBus等总线判断总线占用状态的原理。 在一个结点(线)上, 连接一个上拉电阻到电源 VCC 或 VDD 和 n 个 NPN 或 NMOS 晶体管的集电** C 或漏**


------------------------------------
人气
80
发布时间
2023-12-16 13:16
所属行业
电子产品检测
编号
40776136
我公司的其他供应信息
相关有源产品
拨打电话
微信咨询
请卖家联系我