西门子总代理
西门子总代理
西门子总代理
如何提升PLC网络性能与优化方法
1.网络参数的设置
波特率和主站数是影响网络性能的两个主要因素。选择所有设备支持的*高波特率进行通信会得到**的通信效果,网络中的主站会增加网络的负载,减少网络中的主站数目可以提高网络性能。
各主站的地址应连续排列,如果主站间的地址有向隙,主站将不断地检春间隙中的地址,确定是否有其他主站等待进入连接。这种检查需要时间,会增加网络的负载。如果主站之间没有地址问隙,就不需要进行这种检查。
如果从站地址在主站地址之间,会造成主站之间的地址问隙,增加网络的负载。
当CPU作为PPI主站时,可以在STEP7-Miero/WIN 32系统块的通信标签中设置向除刷新因子(GUF)和*高站地址。CUF用来确定检查地址间隙的时间间隔。GUF=1表示每次占有令牌时都要检查地址间院,GUF-2表示每两次占有令牌检查一次地址间隙。如果主站之间有地址间隙,设置高的GUF可以降低网络负载。如果主站间没有地址间隙,GUF不影响网络性能。GUF过大会使主站加人网络通信时有较长的延迟。
*高站地址(HSA)定义了一个主站寻找其他主站的*高地址。合理设置的HSA可以减少寻找和连接另一个主站所需要的时间。*高站地址对于从站地址没有影响,主站仍然可以与地址大于HSA的从站通信。
应在所有的主站上设置相同的*高站地址,这个地址应大于或等于系统中的*高站地址,HSA的缺省值是31。
2.令牌循环时间
在令牌循环网络中,只有拥有令牌的站有初始化通信的权力。令牌循环时问是将令牌传送到逻辑环中所有主站(令牌拥有者)所需的时间。对于象PPI这样的令牌传送网络,令牌循环时间是个很重要的参数。
假设网络中4个S7-200CPU模块的站地址分别为2、4、6、8.每一个都有自己的TD 200,其站地址分别为3、5、7、9,仅站2和站4为从站,其余的均为主站,两个CPU224模块收集来自其他所有CPU模块的数据。
主站要发送信息,必须持有令牌。例如当站3持有令牌时,它初始化到站2的请求,然后把令牌传给站5,站5才能初始化到站4的请求信息,然后把令牌传给站6,站6再初始化到站2.4或8的请求信息,然后把令牌传给站7。这个初始化信息和传送令牌的过程会在逻辑环中持续进行,从站3到站5,又到站6、7、8、9*后又返回站3。为了使主机能发出请求信息,这个今牌必须在逻辑环中完整循环。
如果允许PPI主站模式(在网络中使用PPI协议),CPU用网络读(NETR)和网络写(NETW)指令与其他CPU交换信息。如果下列假设成立,令牌循环时间可由式(7-1)和式(7-2)近似求出:
(1)各站占有令牌时发送一个请求。
(2)请求读或写的数据的地址是连续的。
(3)CPU的通信缓冲区的使用没有冲突。
(4)CPU的扫描时间都不超过10ms。
令牌占用时间Thold=(128 n)宇符x11bit/字符x1/波特率 (7-1)
令牌循环时间Trot=主站1的Thold 主站2的Thold … 主站m的Thold (7-2)
式中128为附加字符数,n为数据字符的字节数,每个字符11位,m为主站的个数。
假设上例中6个主站均发送一个双字的请求信息,各主站的令牌占用时间均为Thold =(128 4)字符x11bit/字符x1/9600 bit/s=151.25ms。令牌循环时间To=Thld x6=151.25 x 6ms= 907.5 ms。
MLFB 订货号 | Description 产品描述 |
6ES7211-1BE40-0XB0 | CPU 1211C AC/DC/Rly,6输入/4输出,集成2AI |
6ES7211-1AE40-0XB0 | CPU 1211C DC/DC/DC,6输入/4输出,集成2AI |
6ES7211-1HE40-0XB0 | CPU 1211C DC/DC/Rly,6输入/4输出,集成2AI |
6ES7212-1BE40-0XB0 | CPU 1212C AC/DC/Rly,8输入/6输出,集成2AI |
6ES7212-1AE40-0XB0 | CPU 1212C DC/DC/DC,8输入/6输出,集成2AI |
6ES7212-1HE40-0XB0 | CPU 1212C DC/DC/Rly,8输入/6输出,集成2AI |
6ES7214-1BG40-0XB0 | CPU 1214C AC/DC/Rly,14输入/10输出,集成2AI |
6ES7214-1AG40-0XB0 | CPU 1214C DC/DC/DC,14输入/10输出,集成2AI |
6ES7214-1HG40-0XB0 | CPU 1214C DC/DC/Rly,14输入/10输出,集成2AI |
6ES7215-1BG40-0XB0 | CPU 1215C AC/DC/Rly,14输入/10输出,集成2AI/2AO |
6ES7215-1AG40-0XB0 | CPU 1215C DC/DC/DC,14输入/10输出,集成2AI/2AO |
6ES7215-1HG40-0XB0 | CPU 1215C DC/DC/Rly,14输入/10输出,集成2AI/2AO |
6ES7217-1AG40-0XB0 | CPU 1217C DC/DC/DC,14输入/10输出,集成2AI/2AO |