通过上面分析结果可看出： 理想 T-coil 设计更偏重于设计一个的匹配电路（S11
一直很好）；但对于 S21 来讲，理想 T-coil 并没有发挥潜能来提升带宽，可以调整
LT 来使工作带宽化，同时调整 CB 来使 S11 也满足-10dB 以下的要求（因为 S21 对
CB 不敏感，可以用 CB 调整 S11）。
根因分析：
（1） 信号频率较低时，电感 LT 相当于短路，信号从 IO 焊盘可以无损耗的到达 X
节点， S21 保持良好；
（2） 信号频率较高时， 电感 LT 相当于开路， 而桥接电容 CB 相当于短路。高频
信号会通过 CB 直接传送到 RT，对于我们关心的 X 节点信号大小，则由 LT、
K、 Cx 来决定。
换句话说， 在高频时， 由于匹配一直良好（Zin=RT），输入反射 S11 会良好
eakView产品特点：
1. 集成化的设计平台
?能与Cadence、Synopsys的射频模拟集成电路设计环境无缝集成；
?能与Cadence和Mentor的版图寄生参数提取工具无缝集成；
?支持Synopsys Hspice模型；
2.基于MOM矩量法的全波电磁场算法，速度快，精度高，是IC设计专用的电磁场验证软件
3.精度高，能够满足从直流到毫米波设计精度要求；
4.设计完全基于制成工艺，支持各种Fab的制成工艺，工艺信息一键导入；
5.内置电感、巴伦、交指电容，变压器，传输线、T-coils、多层叠层电感等片上无源器件模型库P-circuit，帮助客户进行无源器件的设计、综合与优化；
6.完善的技术支持团队以及售后服务体系；
在 T-coil 的宽度应用中，除了上面对设计优化的考虑外，一些 T-coil 自身问题也需要在
设计中关注并解决。
（1） 片上 T-coil 往往占据顶层金属大量面积，而在顶层电源布线以及非常紧张了，
所以大面积的 T-coil 对顶层设计非常不利；同时，大面积的 T-coil 不仅影响面积
使用率，而且会产生大量功耗。如果不解决大面积 T-coil 问题，想利用 T-coil 设
计多个高速 IO 口的想法将无法实现。
（2） T-coil 也存在可靠性问题。对于 ESD 结构中的 T-coil 也涉及到 ESD 电流路径， Tcoil 自身的串联电阻会引起较低的 ESD 抵抗力，高功耗会破坏 T-coil（尤其在 Tcoil 的一些突变拐角处，很容易受到 ESD 破坏）。另外，如果 IO 电路在常规模式
是大电流情况时， T-coil 可能会由于电迁移导致破坏。为了提升 T-coil 可靠性，
需要设计较宽的金属走线，蓝牙P-Cell设计，这又使得 T-coil 面积增加了。
下面几个例子，讨论如何提升 T-coil 可靠性，同时又减小面积： 