表上slot0到slot6表示时钟周期，CHx_DATA0到CHx_DATA3分别表示数据差分对1到4组，而后面跟着的G0等视频帧就是数据
2、MIPI DSI接口
图2 MIPI DSI接口每个lane里面传输的内容
图3 一个SP或者LgP的展开图
通道里面按需要以短包（SP）或者长包（LgP）的形式传送数据，具体的包格式参考相关资料。在此就能看出LVDS接口和MIPI DSI接口物理介质同是差分线对，但是传输的内容确实完全不同的。
4通道数据通道分配示意图如下：
图4 发送端数据分配
表上slot0到slot6表示时钟周期，CHx_DATA0到CHx_DATA3分别表示数据差分对1到4组，而后面跟着的G0等视频帧就是数据
2、MIPI DSI接口
图2 MIPI DSI接口每个lane里面传输的内容
图3 一个SP或者LgP的展开图
通道里面按需要以短包（SP）或者长包（LgP）的形式传送数据，具体的包格式参考相关资料。在此就能看出LVDS接口和MIPI DSI接口物理介质同是差分线对，但是传输的内容确实完全不同的。
4通道数据通道分配示意图如下：
图4 发送端数据分配