6) 重置（Reset: 低功耗）
重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。这一引脚将使DDR3的初始化处理变得简单。
当Reset命令有效时，DDR3 内存将停止所有的操作，并切换至少量活动的状态，以节约电力。在Reset期间，
DDR3内存将关闭内在的大部分功能，所有数据接收与发送器都将关闭，且所有内部的程序装置将复位，DLL（延迟锁相环路）
与时钟电路将停止工作，甚至不理睬数据总线上的任何动静。这样一来，该功能将使DDR3达到节省电力的目的，新增的引脚如下图所示。
数据掩码功能也称为部分写。只支持x8和x16配置。DM功能与DBI和TDQS功能共用相同的管脚。DM功能只用于写操作，且不能与写DBI功能同时使能。
TDQS功能的优先级，如果使能了TDQS那么DM和DBI功能都被禁止。
8)终端数据选通Termination Data Strobe (DQS/TDQS)
对于x8的DIMMs，每一个8位字节需要一个DQ选通道对（DQS/DQS#);对于x4的DIMMs，第半个字节需要一对DQ选通对（DQS/DQS#)。当这两种不同的DIMM混合应用在同一个系统时，DQS的负载就会不同，这样会造成信号完整性问题。TDQS就是为了解决这个问题的。TDQS只用于x8 DRAM，不过TDQS还会和DM共同用用DM功能。
RDIMM0是x4 DRAM, RDIMM1是x8 DRAM, 由x4组成的RDIMM需要两个DQ选通对，其中一对连接到x8的RDIMM1上实现同样的功能，另一个选通对对于RDIMM1是没有用处的，但是连接到了TDSQ对上，当使能TDQS后，可以保证所有的选通脚负载一样。这样保证了信号的完整性。RDIMM0是x4 DRAM, RDIMM1是x8 DRAM, 由x4组成的RDIMM需要两个DQ选通对，其中一对连接到x8的RDIMM1上实现同样的功能，另一个选通对对于RDIMM1是没有用处的，但是连接到了TDSQ对上，当使能TDQS后，可以保证所有的选通脚负载一样。这样保证了信号的完整性。
DQS是内存和内存控制器之间信号同步用的。
由DQ信号发出端发出DQS，信号接收端根据DQS的上、下沿来触发数据的接收。
简单点说，如果是从内存中读取信号，那么主板北桥（内存控制器）根据内存发出的DQS来判断在什么时候接收读出来的数据。如果是写的话，就正好相反，内存根据北桥发出的DQS来触发数据的接收。
DDR2每芯片有一个读、写双向的DQS，DDR3是有读和写两个DQS（2个DQS的好处是，不必等待DQS反向）。
2、DDR的内核时钟只有100M 133M 166M 200M四种，由于几代预读取能力不同，那DDR3举例，它的等效频率就成了800M —1600M这个应该是它的范围吧?
是的。内核时钟预读取位数2=等效时钟频率。
关于ZQ校正有两个命令ZQCL （ZQ CALIBRATION LONG )和ZQ CALIBRATION SHORT (ZQCS) ZQCL主要用于系统上电初始化和器件复位，一次完整的ZQCL需要512个时钟周期，在随后（初始化和复位之后），校准一次的时间要减少到256周期。ZQCS在正常操作时跟踪连续的电压和温度变化，ZQCS需要64个时钟周期。
在RESET之后的次ZQCL必须要512个时钟（tZQINIT）周期进行一次完整的校准。在之后 ZQCL 必须要tZQOPER（256个时钟周期）ZQCS命令在除了ATCIVITIES的任何时间发送，所有的BANK必须Precharged 并要满足tRP的时间要求.
