MII Interface
RMII: Reduced Media Independent Interface
相比于MII接口，RMII有以下四处变化：
TXCLK 和 RXCLK 两个时钟信号，合并为一个时钟 REFCLK
时钟速率由 25MHz 上升到 50MHz，单向数据由 4 bits 变为 2 bits
CRS 和 RXDV 合并为一个信号 CRSDV
取消了 COL 信号
RMII信号如下图所示。RMII只要 9 根信号线，相比于MII的 18 根信号可谓有不少的删减，在同一个系统中的多个设备可以共享 MDIO, MDC 和 REFCLK 信号线。
图3. RMII Interface
GMII: Gigabit Media Independent Interface
GMII接口的数据速率可达 1000Mbps，其时钟频率为 125MHz ，单向数据位宽 8 bits。GMII向下兼容MII，可以像MII一样工作在 100Mbps 和 10Mbps 的数据速率。
GMII接口信号包括三类，分别为：
发送端信号：GTXCLK, TXCLK, TXD[0-7], TXEN, TXER
接收端信号：RXCLK, RXD[0-7], RXDV, RXER, CRS, COL
配置信号：MDIO, MDC
发送端包括两个时钟信号 GTXCLK 和 TXCLK，当设备工作于 1000Mbps 模式时，TXD, TXEN, TXER 是与 GTXCLK （125MHz）同步的，而在 10/100Mbps 工作模式时，以上数据信号是同步于由PHY提供的TXCLK 的，其中 100Mbps 时是 25MHz，10Mbps 时是 2.5MHz。接收端时钟只有一个时钟信号 RXCLK，它是从接收数据中恢复的时钟。
图4. GMII Interface
RGMII: Reduced Gigabit Media Independent Interface
RGMII相比于GMII减小将近一半的管脚数（24 → 12），通过以下两种方式：
1000Mbps模式下，在时钟的上/下边沿均采样数据
取消不重要的如 CRS, COL 等信号
在RGMII接口中 MAC 在 TXC 上一直提供时钟信号，而不像在GMII接口中那样，10/100Mbps 模式下时钟是由 PHY 提供（TXCLK），而 1000Mbps 模式下时钟是由 MAC 提供（GTXCLK）。在RGMII中应用到源同步时钟，即数据与时钟信号是同步的。这要求在PCB设计中，要对时钟信号额外增加 1.5~2 ns 的延迟以保证接收端的建立/保持时间满足要求。在 RGMII v2.0 规范中有定义MAC/PHY内部延迟（RGMII-ID），由此避免PCB设计中再要增加这个延迟。
在RGMII接口中：
1000Mbps 模式，数据在时钟的上/下边沿均采样
10/100Mbps 模式，数据仅在时钟上升沿采样
RXCTL 和 TXCLT 为复用的传输控制信号。RXCTL 在时钟的上升沿代表 RXDV，在时钟的下降沿代表（RXDV xor RXER）；TXCTL 在时钟的上升沿代表 TXEN，在时钟的下降沿代表（TXEN xor TXER）。
RGMII v1.3 采用 2.5V CMOS 电平，RGMII v2 采用 1.5V HSTL 电平。
图5. RGMII Interface
SGMII: Serial Gigabit Media Independent Interface
SGMII发送和接收时钟频率均为 625MHz，采用 DDR 模式，因此数据速率为1.25Gbps。SGMII相比于GMII，功耗更低，采用 SerDes 接口后管脚数更少。SGMII发送和接受数据各 1 对差分信号（LVDS），另外还有 1 对差分时钟，共 6 根线。对于 MAC/PHY 中包括时钟恢复电路（CDR, Clock and Data Recovery circuitry ）的系统，TXCLK 可以省略，SGMII接口只需要 4 根线，相比于GMII（ 24 根）和RGMII（ 12 根）信号线大大减少！
