DDR3测试解决方案 DDR3信号完整性测试

DDR3测试解决方案  DDR3信号完整性测试

Fly-by 拓扑结构

        为了改善信号完整性， DDR3内存模组采用了 Fly-by 拓扑结构。模组上的 DDR3芯片共享一组 CLK管脚、地址管脚和控制管脚。由于信号传播延迟的存在，模组上的 DDR3芯片会在不同时刻进行数据的输入 / 输出。在进行模组测试时，测试设备应具备对不同测试通道进行时间补偿的能力。 

DDR3测试解决方案

        针对 DDR3测试所面临的特点和挑战，测试系统需提供更高的数据速率，我们采用的泰克测试系统，系统中的测试通道配备了参考电压补偿电路。该电路可以根据 DR输出的变化，实时地对参考电压进行补偿，保证了数据判断的可靠性，从而克服 I/O Dead Band 带来的不利影响。

       系统提供了Multi-Scan Strobe功能 , 通过对芯片输出信号进行连续采样，记录并计算采样时的PASS/FAIL 分界点。采用 Multi-Scan Strobe 功能所带来的好处是，在一个测试周期中可以连续触发多个采样信号，只需单次运行测试向量就可以获得 PASS到FAIL以及FAIL到PASS的转换点 ( 即得目标时间点的具体数值 ) 。相比以往业界常用的边界扫描方式（同一个测试周期触发一个采样信号，通过不断改变采样信号的时间，反复运行测试向量来寻找 PASS/FAIL的转换点），Multi-Scan Strobe功能大大节约了时间参数测试的时间。

淼森波实验室提供的高速电路测试服务项目有：

① SI信号完整性测试，主要内容是电源上电时序、复位、时钟、I2C、SPI、Flash、DDR、JTAG接口、CPLD接口测试、URAT测试、网口测试、USB2.0/USB3.0测试、MIPI测试、HDMI测试、及板卡上其它芯片接口的信号测试。

② PI电源完整性测试，主要内容是电源的电压值（精度）、电源噪声/纹波、电压上下波形、测量缓启动电路参数、电源电流和冲击电流、电源告警信号、冗余电源的均流参数。

③ 接口一致性测试，主要有以太网、USB2.0、USB3.0、MIPI、HDMI、SATA、Display Port、PCIE。