ddr、DDR一致性测试，信号完整系测试
以通用计算机主板上的DDR2总线为例，DDR2信号线可以分为数据、命令、时钟3部分。其中数据线部分主要完成数据传输工作，包括数据线DQ0-63、Data Mask线DM0-7、数据同步线DQS/DQS# (数据同步线可选单端或差分，通过设定内存芯片内部寄存器EMR[1]的A10位进行选择)；命令线部分包括地址线A0-14、Bank选择线BS0-2、行地址选择RAS#、列选择CAS#、写使能WE#、片选CS#、时钟使能CKE及芯片内部终端电阻使能ODT组成，主要完成寻址、组成各种控制命令及内存初始化工作；差分时钟信号线CK/CK#为整个内存芯片工作提供时钟。