一、DDR4 信号完整性测试新要求：

在 DDR4 规范 JESD79‐4 中，对物理层信号测试要求有：DQ 眼图模板测试、抖动分析、电气特性测试，时序测试。相比 DDR3，DDR4 对眼图测试和抖动测试提出了新的要求。

抖动测试

在 DDR3 的测试中，对 Clock 的抖动的测试要求是：Period Jitter、Cycle‐Cycle Jitter、 Duty Cycle Jitter。DDR3 的 Spec 中做了这样的推算：如果你的内存满足了规范要求的所有电气特性和时序特性，就可以一直正常的运行。现实状况下，这是没有考虑其他因素的理想情况，像随机抖动等也会影响产品的工作，而 DDR3 都没有对这些进行测试。

DDR3 Clock 抖动测试 

在 DDR4 的规范中，采用了更实际的方法来考虑这些因素，测试要求包含了随机抖动 Rj 和确定性抖动 Dj，在规范中，总体抖动 Tj 被定义为在一定误码率下的确定性抖动 Dj 和随机性抖动 Rj 的和，对抖动做了分解。 

DDR4 Clock Jitter 要求

眼图模板测试

在 DDR3 测试中，眼图只是作为一个 Debug 的手段，不是强制要求测试，而且没有模板。但是在 DDR4 中，要求进行 DQ 输入接收端眼图模板测试，下图是眼图模板的定义，在 DDR4‐2133 及以下频率，TdIVW_total 和 TdIVW_dj 相等。VdIVW_total 和 VdIVW_dV 相等，从本质上，现在还没有在模板中定义随机成分。

DDR4 眼图模板定义 

DDR4 DQ 眼图 

二、DDR4 Write  Timing Test测试图片及结果：

DQS2 Falling Setup To From CKRising tDSS 

DQS3 Write Postamble tWPST 

DQ16 Input Set Time tDS 

DQ23 AC input swing pk-pk

DQ27AC InputPules Width tDIPW

DQ28 Input Hold Time tDH

BG0 TimingTest Result 

启威测实验室提供DDR2/3/4/5信号完整性测试及一致性验证，更多关于DDR测试解决方案，请联系启威测实验室。