由于当今集成电路设计行业各个阶段的相对独立性，同时芯片设计与芯片制造过程分离的产业形式，导致攻击者可能在芯片设计与制造环节中，将带有特定恶意功能的“硬件木马”电路植入到芯片内部的硬件电路中。然而，集成电路芯片早已广泛应用于国民经济的各个领域，一旦遭受“硬件木马”攻击，必给社会各方面带来严重后果。
首先根据AES算法原理，设计并优化了一个128位的AES加密电路，并将其作为原始参考设计，在其中实现各种不同类型的硬件木马，然后从以下三个相对独立的方向着手来探索数字IC设计领域中硬件木马的特性与检测方法：FPGA设计流程，首先在片上实现我们的原始AES加密设计以及植入有木马的AES设计，然后利用Nios II软核处理器搭建测试平台，来进行AES模块的测试以及其中硬件木马的检测；ASIC设计流程，通过完成原始AES加密模块和植入有木马的AES设计的后端实现并比较例如时钟树结构之类的指纹信息、旁路信息，探索数字ASIC设计中检测硬件木马的潜在方法；电路的概率签名理论，首先简要介绍这一理论的数学原理，然后尝试运用其来分析我们的AES设计中某一功能模块的等价性。
数字IC前端后端的区别？
数字字IC就是传递、加工、处理数字信号的IC，是近年来应用广、发展快的IC品种，可分为通用数字IC和专用数字IC。
数字前端以设计架构为起点，以生成可以布局布线的网表为终点；是用设计的电路实现想法；主要包括：基本的RTL编程和，数字ic设计，前端设计还可以包括IC系统设计、验证(verification)、综合、STA、逻辑等值验证 (equivalence check)。其中IC系统设计难掌握，它需要多年的IC设计经验和熟悉那个应用领域，就像软件行业的系统架构设计一样，而RTL编程和软件编程相当。
数字后端以布局布线为起点，以生成可以可以送交foundry进行流片的GDS2文件为终点；是将设计的电路制造出来，在工艺上实现想法。主要包括：后端设计简单说是P&R，像芯片封装和管脚设计，数字ic设计个验证待遇比较，floorplan，电源布线和功率验证，线间干扰的预防和修 正，时序收敛，自动布局布线、STA，DRC，LVS等，要求掌握和熟悉多种EDA工具以及IC生产厂家的具体要求。
本征半导体 完全纯净的、具有完整晶体结构的半导体，称为本征半导体。
硅或锗是四价元素，其外层电子轨道上有四个价电子。在本征半导体的晶体结构中，相邻两个原子的价电子相互共有，即每个原子的四个价电子既受自身原子核的束缚，又为相邻的四个原子所共有；每两个相邻原子之间都共有一对价电子。这种组合方式称为共价键结构，图5-1为单晶硅共价键结构的平面示意图。
在共价键结构中，数字ic设计 笔试，每个原子的外层虽然具有八个电子而处于较为稳定的状态，但是共价键中的价电子并不像绝缘体中的电子被束缚得那样紧，在室温下，有数价电子由于热运动能获得足够的能量而脱离共价键束缚成为自由电子。
当一部分价电子挣脱共价键的束缚而成为自由电子后，共价键中就留下相应的空位，这个空位被称为空穴。原子因失去一个价电子而带正电，也可以说空穴带正电。在本征半导体中，电子与空穴总是成对出现的，数字ic设计需要哪些软件，它们被称为电子空穴对。
如果在本征半导体两端加上外电场，半导体中将出现两部分电流：一是自由电子将产生定向移动，形成电子电流；一是由于空穴的存在，价电子将按一定的方向依次填补空穴，亦即空穴也会产生定向移动，形成空穴电流。所以说，半导体中同时存在着两种载流子(运载电荷的粒子为载流子)——电子和空穴，这是半导体导电的特殊性质，也是半导体与金属在导电机理上的本质区别。
