本征半导体 完全纯净的、具有完整晶体结构的半导体，称为本征半导体。
硅或锗是四价元素，其外层电子轨道上有四个价电子。在本征半导体的晶体结构中，相邻两个原子的价电子相互共有，即每个原子的四个价电子既受自身原子核的束缚，又为相邻的四个原子所共有；每两个相邻原子之间都共有一对价电子。这种组合方式称为共价键结构，图5-1为单晶硅共价键结构的平面示意图。
在共价键结构中，每个原子的外层虽然具有八个电子而处于较为稳定的状态，但是共价键中的价电子并不像绝缘体中的电子被束缚得那样紧，在室温下，有数价电子由于热运动能获得足够的能量而脱离共价键束缚成为自由电子。
当一部分价电子挣脱共价键的束缚而成为自由电子后，共价键中就留下相应的空位，这个空位被称为空穴。原子因失去一个价电子而带正电，也可以说空穴带正电。在本征半导体中，电子与空穴总是成对出现的，数字ic，它们被称为电子空穴对。
如果在本征半导体两端加上外电场，半导体中将出现两部分电流：一是自由电子将产生定向移动，形成电子电流；一是由于空穴的存在，价电子将按一定的方向依次填补空穴，亦即空穴也会产生定向移动，形成空穴电流。所以说，半导体中同时存在着两种载流子(运载电荷的粒子为载流子)——电子和空穴，这是半导体导电的特殊性质，数字ic推荐教材，也是半导体与金属在导电机理上的本质区别。
数字IC测试仪的研究
随着集成电路技术的飞速发展，集成电路的测试技术已成为集成电路产业发展重要支撑之一，也是保证集成电路性能、质量的关键手段之一。目前，集成电路测试仪一般价格比较高，数字ic还是嵌入式，但在电子实验室的实验中经常需要测试中、小规模数字IC好坏，数字集成电路的测试又是一项经常性的工作，所以，自己设计一台经济实用的集成电路测试仪是非常必要的。
研究了国内外集成电路测试技术，提出了基于单片机系统的数字IC测试仪的设计，设计包括硬件系统设计和软件系统设计。的重点是硬件系统电路设计。设计包括AT89C52单片机的选择，可编程I/O接口，电源系统、键盘、复位电路，LED显示接口CH451，计算机与单片机串行通信接口MAX232，测试插座接口，上位计算机等。硬件系统各功能单元电路的设计全部采用模块化，每部分电路的选择都经过比较和优化设计，便于以后硬件的升级。 针对单片机电源电路带负载能力的扩流和测试插座接口电路的设计及数字IC测试向量编码方法等方面进行了改进，提高了硬件系统的可靠性，数字ic验证目的，简化了软件编程，并借助EDA技术进行了验证。
耐久性测试项目（Endurance test items ）Endurance cycling test， Data retention test①周期耐久性测试（Endurance Cycling Test ）
目的: 评估非挥发性memory器件在多次读写算后的持久性能
Test Method: 将数据写入memory的存储单元，在擦除数据，重复这个过程多次
测试条件: 室温，或者更高，每个数据的读写次数达到100k~1000k
具体的测试条件和估算结果可参考以下标准
MIT-STD-883E Method 1033
②数据保持力测试（Data Retention Test）
目的: 在重复读写之后加速非挥发性memory器件存储节点的电荷损失
测试条件: 在高温条件下将数据写入memory 存储单元后，多次读取验证单元中的数据
失效机制：150℃
具体的测试条件和估算结果可参考以下标准：
MIT-STD-883E Method 1008.2
MIT-STD-883E Method 1033
在了解上述的IC测试方法之后，IC的设计制造商就需要根据不用IC产品的性能，用途以及需要测试的目的，选择合适的测试方法，的降低IC测试的时间和成本，从而有效控制IC产品的质量和可靠度。
