一、物理基础 所有物质按照导电能力的差别可分为导体、半导体和绝缘体三类。半导体材料的导电性能介于导体和绝缘体之间。或者说，半导体是介于导体和绝缘体之间的物质。常用的半导体材料有：元素半导体硅(Si)和锗(Ge)、化合物半导体(GaAs)等。导体的电阻率在10-4Ω?cm以下，如铜的电阻率为1.67×10-6 Ω?cm，绝缘体的电阻率在1010 Ω?cm以上，半导体的电阻率在10-3Ω?cm～109Ω?cm之间，与导体的电阻率相比较，半导体的电阻率有以下特点。
1.对温度反映灵敏
导体的电阻率随温度的升高略有升高，如铜的电阻率仅增加0.4%左右，但半导体的电阻率则随温度的上升而急剧下降，如纯锗，温度从20℃上升到30℃时，电阻率降低一半左右。
2.杂质的影响显著
金属中含有少量杂质其电阻率不会发生显著变化，但是，直流数字电压表的设计，极微量的杂质掺在半导体中，会引起电阻率的极大变化。如在纯硅中加入百万分之一的硼，就可以使硅的电阻率从2.3×105 Ω?cm急剧减少到0.4 Ω?cm左右。
3.光照可以改变电阻率
例如，有些半导体(如)受到光照时，其导电能力会变得很强；当无光照时，又变得像绝缘体那样不导电，利用这种特性可以制成光敏元件。而金属的电阻率则不受光照的影响。
温度、杂质、光照对半导体电阻率的上述控制作用是制作各种半导体器件的物理基础。
IC半导体的基础知识(四)
P型半导体
在纯净的硅(或锗)晶体内掺入微量的三价元素硼(或铟)，因硼原子的外层有三个价电子，当它与周围的硅原子组成共价键结构时，会因缺少一个电子而在晶体中产生一个空穴，掺入多少三价元素的杂质原子，就会产生多少空穴。因此，这种半导体将以空穴导电为其主要导体方式，称为空穴型半导体，简称P型半导体。必须注意的是，产生空穴的同时并没有产生新的自由电子，数字电压，但原有的晶体仍会产生少量的电子空穴对。
从以上分析可知，不论是N型半导体还是P型半导体，它们的导电能力是由多子的浓度决定的。可以认为，多子的浓度约等于掺杂原子的浓度，数字电压表原理图，它受温度的影响很小。在一块硅片上采用不同的掺杂工艺，一边形成N型半导体，一边形成P型半导体，则在两种半导体的交界面附近形成PN结；PN结是构成各种半导体器件的基础。
1.PN结的形成
在一块硅或锗的晶片上，采取不同的掺杂工艺，分别形成N型半导体区和P型半导体区。由于N区的多数载流子为电子(即电子浓度高)，少子为空穴(空穴浓度低)，而P区正相反，多数载流子为空穴(即空穴浓度高)，少子为电子(电子浓度低)；在P区与N区的交界面两侧，由于浓度的差别，空穴要从浓度高的P区向浓度低的N区扩散，N区的自由电子要向P区扩散，由于浓度的差别而引起的运动称为扩散运动。这样，在P区就留下了一些带负电荷的杂质离子，在N区就留下了一些带正电荷的杂质离子，从而形成一个空间电荷区。这个空间电荷区就是PN结。在空间电荷区内，只有不能移动的杂质离子而没有载流子，所以空间电荷区具有很高的电阻率。
对于当今所有的IC设计，DC Ultra 是可以利用的的综合平台。它扩展了DC Expert的功能，包括许多的综合优化算法，让关键路径的分析和优化在的时间内完成。在其中集成的Module Compiler数据通路综合技术， DC Ultra利用同样的VHDL/Verilog流程，能够创造处又快又小的电路。
DFT Compiler
DFT Compiler提供的“一遍测试综合”技术和方案。它和Design Compiler 、Physical Compiler系列产品集成在一起的，包含功能强大的扫描式可测性设计分析、综合和验证技术。DFT Compiler可以使设计者在设计流程的前期，很快而且方便的实现高质量的测试分析，交直流数字电压表，确保时序要求和测试覆盖率要求同时得到满足。DFT Compiler同时支持RTL级、门级的扫描测试设计规则的检查，以及给予约束的扫描链插入和优化，同时进行失效覆盖的分析。
Power Compiler
Power Compiler?提供简便的功耗优化能力，能够自动将设计的功耗化，提供综合前的功耗预估能力，让设计者可以更好的规划功耗分布，在短时间内完成低功耗设计。Power Compiler嵌入Design Compiler/Physical Compiler之上，是业界可以同时优化时序、功耗和面积的综合工具。
FPGA Compiler II
FPGA Compiler II是一个专用于快速开发高品质FPGA产品的逻辑综合工具，可以根据设计者的约束条件，针对特定的FPGA结构（物理结构）在性能与面积方面对设计进行优化，自动地完成电路的逻辑实现过程，从而大大降低了FPGA设计的复杂度。
