PCIE2.03.04.0Gen2,TX发送,硬件服务实验室
PCI-SIG的分析发现,在PCI-SIG互连带宽扩展的可行性方面进行了为期6个月的技术分析,发现每秒8个千兆传输速率可以在主流硅工艺技术中制造,并且可以部署在现有的低成本材料和基础设施上,同时保持对PCI Express协议栈的***兼容性(可忽略不计的影响)。
PCI Express3.0将编码方案从之前的8b / 10b编码升级到128b / 130b,将带宽开销从PCI Express 2.0的20%降低到大约1.54%(= 2/130)。这通过称为“加扰”的技术来实现,该技术将已知的二进制多项式应用于反馈拓扑中的数据流。因为加扰多项式是已知的,所以可以通过使用反多项式的反馈拓扑运行数据来恢复数据。 PCI Express 3.0的8 GT / s比特率有效地提供每通道985 MB / s,实际上相对于PCI Express 2.0的通道带宽翻倍
2010年11月18日,PCI特别兴趣小组正式向其成员发布了完成的PCI Express 3.0规范,以便根据新版本的PCI Express构建设备。
------------------------------------