CPLD信号完整性测试，CPLD电源完整性测试，CPLD时序测试，CPLD时钟测试

portant;">入门介绍：

portant;">1、EMP240使用很广泛了，8元一片。EMP240顾名思义具有240个宏单元，或者说240个触发器，或者理解成240个bit的存储单元。

portant;">2、仿真分2步，写逻辑时用QUARTUS自带的仿真；逻辑写完后，用model sim专门仿真。

portant;">3、如果你需要100个逻辑单元，实际用的可能是120个，因此要留出20%的余量。

portant;">4、一个小技巧，针对EPM240和570来说，常用的封装TQFP100，这2个芯片封装是向下兼容的，因此，即便决定用240，也要按照570去画板子。焊接是兼容的，同时万一240资源不够了，还可以换570，非常方便。

portant;">

portant;">CPLD和CPU接口：

portant;">1、CPLD大部分是做为CPU的扩展，替CPU完成外部引脚资源的扩展、输入输出时序管理、部分软件功能实现，肯少单独用CPLD。

portant;">2、初学者使用CPLD时，可以在IO连线中串联一个51欧姆的电阻，方便测量，更重要的是能保护CPLD的IO，更深一步是能改善高速信号的振铃、信号反射。提高信号完整性。

portant;">CPLD和FPGA区别：

portant;">1、CPLD比较简单，FPGA更加复杂，在CPLD基础上增加了PLL、硬件乘法器、RAM等资源。Altera的MAX II系列CPLD内部应用了走线池，严格的说已经是FPGA了。

portant;">2、前仿真属于逻辑仿真，所有瞬态时序同步发生，用于初期测试逻辑功能是否正确；后仿真则带有延迟特性，这和芯片的内部构造和编译后的内部走线密切相关。后仿真一般就等同于实际板子上跑的结果。如果在PCB板上跑出现问题，则此问题就比较难解决。

portant;">