对于内部数据总线频率较低的瓶颈，可以通过使用Prefetch(数据预取)架构来 解决，举例来说PC133 SDRAM采用了管线突发架构(Pipeline)或者说是1bit Prefetch，因此它内部数据总线的频率是133MHz和数据输出端的数据传输率是一样的。DDR内存采用了2bit Prefetch技术，因此它输出端的数据传输率是内部数据总线频率的2倍，以DDR400为例，它的内部数据总线的频率是200MHz，而输出端的数据 传输率达到了400MHz。
我们知道DRAM内部存储单元的频率提高比较困难且成本较高，DDR333的核心频 率已经达到了167MHz，为了解决外部数据传输率和核心速度之间的矛盾，DDR2采用了4bit Prefetch(数据预取架构)，因此DDR2 400的核心频率仅为100MHz，DDR2 533的核心频率为133MHz，因此DDR2很好的解决了DRAM核心频率和外部数据传输频率之间的问题。
测试环境：
DDRA的功能特性如下
1.新的自动配置向导，引导用户简便地完成设置和测试配置;
2.可识别和分析整个采集中的所有读/写突发;
3.为读和写绘制DQS和DQ眼图;
4.使用Pass/Fail极限执行JEDEC一致性测试;
5.使用片选判定多排测量;
6.简便地在一致性测试工具和分析/调试工具之间切换;
7.使用Pass/Fail信息、统计测量结果和测试设置信息，自动生成合并报告。
DDRA不是种独立式工具，可直接与泰克强大的抖动、眼图和定时分析工具DPOJE连接，完成更多测量项目：
测试夹具：
公司介绍
Misenbo Service Lab provides electronic hardware laboratory equipment ａnd hardware Lab management software. Our business scope covers Tektronix, Agilent,Fluke,Giga-tronics,R&S(Rohde&Schwarz),NI(National-Instruments), Cisco, D-link, Xilinx ａnd Altea, etc. Our company adopt hardware laboratory support service for customers. If you have any demand, please email us you required materials ａnd we＇ll respond as soon as possible. We commit to offer you the best products ａnd services.